

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 11040501
PUBLICATION DATE : 12-02-99




APPLICATION DATE : 04-09-97
APPLICATION NUMBER : 09239753

APPLICANT : FUJITSU LTD;

INVENTOR : MURAKAMI SATOSHI;

INT.CL. : H01L 21/20 H01L 29/786 H01L 21/336

TITLE : SEMICONDUCTOR DEVICE AND
METHOD FOR MANUFACTURING IT



ABSTRACT : PROBLEM TO BE SOLVED: To form a polycrystalline semiconductor layer of good crystallinity by irradiating an amorphous semiconductor layer deposited on a substrate with energy beam, depositing an amorphous semiconductor layer of the same composition on the poly-crystallized layer surface, and irradiating it with energy beam.

SOLUTION: An SiO_2 film 2 is deposited on the surface of a glass substrate 1, and on the surface of the SiO_2 film 2, a silicon layer 3 of first layer comprising amorphous silicon is deposited. After that, heat treatment is performed in a nitrogen atmosphere, and the silicon layer 3 is irradiated with laser beam 4, for poly-crystallization of the silicon layer 3. On the surface of the silicon layer 3, a silicon layer 5 of second layer comprising amorphous silicon is deposited under the same condition as for the first layer. After the silicon layer 5 (second layer) is deposited, heat treatment is performed in nitrogen atmosphere, and the silicon layer 5 (second layer) is irradiated with laser beam 6. Thus, the silicon layer 5 is poly-crystallized. In this way, process for poly-crystallization is repeated.

COPYRIGHT: (C)1999,JPO

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-40501

(43) 公開日 平成11年(1999) 2月12日

(51) Int.Cl.⁸

識別記号

F I

H 0 1 L 21/20
29/786
21/336

H 0 1 L 21/20
29/78

6 2 7 G

審査請求 未請求 請求項の数11 O L (全 12 頁)

(21) 出願番号 特願平9-239753

(22) 出願日 平成9年(1997) 9月4日

(31) 優先権主張番号 特願平9-130130

(32) 優先日 平9(1997) 5月20日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番
1号

(72) 発明者 原 明人

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(72) 発明者 北原 邦紀

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(72) 発明者 村上 聡

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(74) 代理人 弁理士 高橋 敬四郎


(54) 【発明の名称】 半導体装置の製造方法及び半導体装置

(57) 【要約】


【課題】 結晶性の良好な多結晶半導体層を形成することができる半導体装置の製造方法を提供する。

【解決手段】 下地基板の表面上にアモルファスの半導体からなる第1の層を堆積する。第1の層に、エネルギービームを照射して、第1の層を多結晶化する。多結晶化した第1の層の表面上に、第1の層と同一組成のアモルファス半導体または多結晶半導体からなる第2の層を堆積する。第2の層にエネルギービームを照射して第2の層の結晶性を変化させる。第2の層にエネルギービームを照射する際に、基板を加熱してもよい。


(A)




(B)



(C)



(D)



【特許請求の範囲】

【請求項1】 下地基板の表面上にアモルファスの半導体からなる第1の層を堆積する工程と、

前記第1の層に、エネルギービームを照射して、第1の層を多結晶化する工程と、

多結晶化した前記第1の層の表面上に、前記第1の層と同一組成のアモルファス半導体または多結晶半導体からなる第2の層を堆積する工程と、

前記第2の層にエネルギービームを照射して第2の層の結晶性を変化させる工程とを有する半導体装置の製造方法。

【請求項2】 前記第2の層の結晶性を変化させる工程の後、さらに、

前記第2の層の表面上に、該第2の層と同一組成のアモルファス半導体または多結晶半導体からなる膜を堆積し、該膜にエネルギービームを照射して結晶性を変化させる工程を、少なくとも1回以上実施する請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第1の層を多結晶化する工程の後、第2の層を堆積する工程の前に、さらに、前記第1の層の表面を大気に晒す工程を含む請求項1または2に記載の半導体装置の製造方法。

【請求項4】 前記エネルギービームがレーザービームである請求項1～3のいずれかに記載の半導体装置の製造方法。

【請求項5】 前記第2の層の結晶性を変化させる工程において、前記下地基板を加熱しながらレーザービームの照射を行い、前記第1及び第2の層の結晶性を変化させる請求項1～4のいずれかに記載の半導体装置の製造方法。

【請求項6】 前記第2の層の結晶性を変化させる工程において、前記第1の層が不完全溶融し、かつ第2の層が完全溶融し、該第1の層内に結晶成長の核となる部分が残るように、加熱温度及びエネルギービーム強度を調節する請求項5に記載の半導体装置の製造方法。

【請求項7】 絶縁性表面を有する下地基板と、前記下地基板の絶縁性表面上に形成され、少なくとも2層以上の同一組成の多結晶の半導体層からなり、相互に接する2つの半導体層の界面において、一方の層の粒界と他方の層の粒界とが不連続である多結晶積層構造とを有する半導体装置。

【請求項8】 前記多結晶積層構造を構成する各半導体層の上面において、当該半導体層の少なくとも3つの粒界の交わる点が隆起している請求項7に記載の半導体装置。

【請求項9】 前記多結晶積層構造のある断面において、相互に接する2つの前記半導体層のうち、一方の層の粒界の30%以上が、他方の層の粒界と不連続である請求項7または8に記載の半導体装置。

【請求項10】 絶縁性表面を有する下地基板と、

前記下地基板の絶縁性表面上に形成され、少なくとも2層以上の同一組成の多結晶の半導体層からなり、相互に接する2つの半導体層の界面において、大気成分の濃度分布がピークを示す多結晶積層構造とを有する半導体装置。

【請求項11】 絶縁性表面を有する下地基板と、前記下地基板の絶縁性表面上に形成された多結晶半導体層であって、その表面からある深さの位置において大気成分の濃度分布がピークを示す多結晶半導体層とを有する半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置の製造方法及び半導体装置に関し、特に多結晶半導体層を形成する方法及び多結晶半導体層を有する半導体装置に関する。多結晶半導体層は、液晶表示装置、太陽電池等に使われる。

【0002】

【従来の技術】ガラス基板の上に多結晶シリコン層を形成する場合を例に、従来の技術を説明する。

【0003】ガラス基板の上にアモルファスシリコン薄膜を堆積し、600℃程度の熱処理を行って多結晶化する技術が知られている。この方法は、600℃程度の熱処理を必要とするため、熱によってガラス基板が変形してしまう場合がある。また、多結晶化したシリコン薄膜内の結晶粒が積層欠陥や双晶を多く含んでおり、結晶性のよい膜を得ることが困難である。

【0004】また、アモルファスシリコン薄膜にレーザービーム等のエネルギービームを照射して溶融させ、冷却時に結晶化させる技術が知られている。この方法で高品質の結晶を得るためには、照射するレーザーエネルギー密度を高くする必要がある。レーザー強度を強くすると、レーザー装置の不安定性等により均一な多結晶膜を得ることが困難になる。

【0005】その他、化学気相堆積(CVD)により多結晶シリコン膜を形成することができるが、この方法も600℃以上の成長温度を必要とし、ガラス基板変形の原因になる。また、この方法では、結晶性の良好な膜を得ることが困難である。

【0006】

【発明が解決しようとする課題】上述のように、従来の技術では結晶性の良好な多結晶半導体層を形成することは困難である。

【0007】本発明の目的は、結晶性の良好な多結晶半導体層を形成することができる半導体装置の製造方法を提供することである。

【0008】本発明の他の目的は、結晶性の良好な多結晶半導体層を有する半導体装置を提供することである。

【0009】

【課題を解決するための手段】本発明の一観点による

と、下地基板の表面上にアモルファスの半導体からなる第1の層を堆積する工程と、前記第1の層に、エネルギービームを照射して、第1の層を多結晶化する工程と、多結晶化した前記第1の層の表面上に、前記第1の層と同一組成のアモルファス半導体または多結晶半導体からなる第2の層を堆積する工程と、前記第2の層にエネルギービームを照射して第2の層の結晶性を变化させる工程とを有する半導体装置の製造方法が提供される。

【0010】堆積とエネルギービーム照射を複数回に分けて行くと、2回目以降のエネルギービーム照射時に下地結晶の影響を受けて結晶化する。このため、アモルファス層を所望の厚さ堆積して1回のエネルギービーム照射により多結晶化する場合に比べて、比較的エネルギー密度の低いエネルギービーム照射で良好な多結晶層を安定して形成することができる。

【0011】本発明の他の観点によると、絶縁性表面を有する下地基板と、前記下地基板の絶縁性表面上に形成され、少なくとも2層以上の同一組成の多結晶の半導体層からなり、相互に接する2つの半導体層の界面において、一方の層の粒界と他方の層の粒界とが不連続である多結晶積層構造とを有する半導体装置が提供される。

【0012】相互に隣接する一方の層と他方の層の粒界が不連続であるため、層間の界面を介して上下のグレインが接する。層間の界面を横切ってこのグレイン間を電流が流れる。従って、同一層内の粒界を横切ることなく面内方向に電流が流れる。

【0013】本発明の他の観点によると、絶縁性表面を有する下地基板と、前記下地基板の絶縁性表面上に形成され、少なくとも2層以上の同一組成の多結晶の半導体層からなり、相互に接する2つの半導体層の界面において、大気成分の濃度分布がピークを示す多結晶積層構造とを有する半導体装置が提供される。

【0014】各半導体層を堆積した後、各半導体層を結晶化するために大気に晒してエネルギービーム照射を行うと、相互に隣接する2つの層の界面において、大気成分の濃度分布がピークを示す。

【0015】本発明の他の観点によると、絶縁性表面を有する下地基板と、前記下地基板の絶縁性表面上に形成された多結晶半導体層であって、その表面からある深さの位置において大気成分の濃度分布がピークを示す多結晶半導体層とを有する半導体装置が提供される。

【0016】半導体層の堆積とエネルギービームの照射とを繰り返し実行する際に、半導体層の堆積から次の半導体層の堆積までの間に、半導体層の表面を大気に晒すと、その表面に大気成分が吸着される。このため、半導体層のある深さの位置に、大気成分の濃度分布のピークが現れる。エネルギービーム照射により、最下層の半導体層のみを不完全溶解し、他を完全溶解させると、各半導体層間の界面に結晶構造上の不連続面は現れず、厚さ方向に関して単一の結晶粒のみが発生する。ただし、膜中

の表面から一定の深さの所に大気性成分の分布のピークが現れる。

【0017】

【発明の実施の形態】図1A～1Dを参照して、本発明の実施例による多結晶シリコン層の形成方法について説明する。

【0018】図1Aに示すように、ガラス基板1の表面上に、CVD等により SiO_2 膜2を堆積する。 SiO_2 膜2の表面上に、アモルファスシリコンからなる厚さ20nmの1層目のシリコン層3を堆積する。この堆積は、原料ガスとして SiH_4 と H_2 を用いたプラズマ励起型CVD(PE-CVD)により行う。例えば、堆積時の基板温度を300℃、 SiH_4 及び H_2 の流量をそれぞれ200sccm及び800sccm、印加電力を0.05W/cm²とする。

【0019】1層目のシリコン層3の堆積後、窒素雰囲気中で450℃まで加熱し、3時間の熱処理を行う。これは、シリコン層3中に含まれる水素を除去するためである。

【0020】図1Bに示すように、シリコン層3にレーザービーム4を照射する。照射するレーザーは、例えば波長308nmのゼノンクロライド(XeCl)エキシマレーザーであり、エネルギー密度は約300mJ/cm²、パルス繰り返し周波数は100Hz、1パルスあたりの照射時間は30nsである。レーザー照射領域は、幅1mm、長さ100mmの細長い形状である。この照射領域を、幅方向に1パルスあたり0.05mm移動させながら広い領域にレーザー照射を行う。このレーザー照射によりシリコン層3が多結晶化する。この程度の厚さであれば、シリコン層3の厚さ方向に関してほぼ1つのグレインのみが形成される。

【0021】図1Cに示すように、シリコン層3の表面上に、アモルファスシリコンからなる厚さ30nmの2層目のシリコン層5を堆積する。堆積条件は、1層目のシリコン層3の場合と同じである。シリコン層5の堆積後、窒素雰囲気中で450℃まで加熱し、3時間の熱処理を行う。

【0022】図1Dに示すように、2層目のシリコン層5にレーザービーム6を照射する。照射方法は、図1Bに示した1層目のシリコン層3にレーザービーム4を照射する場合と同様であり、エネルギー密度を265、295、及び335mJ/cm²とした。レーザー照射により、シリコン層5が多結晶化する。このように、アモルファスシリコン層を堆積してレーザー照射し多結晶化する工程を繰り返し行う。なお、繰り返し回数を2回以上としてもよい。

【0023】上記実施例では、レーザー照射を行う場合を示したが、その他のエネルギービームを照射してもよい。例えば、電子ビーム、赤外線等を照射してもよい。

【0024】上述の方法で形成したシリコン層3及び5

の結晶性及び電気的特性を、ラマン散乱、ホール移動度、及びMOSTランジスタのオフ電流と電界効果移動度により評価した。

【0025】図2Aは、ラマン散乱強度のピークの半半値幅を、2層目のシリコン層5への照射レーザービームのエネルギー密度の関数として示す。横軸はエネルギー密度を単位 mJ/cm^2 で表し、縦軸は半半値幅を単位 cm^{-1} で表す。ここで、半半値幅とは、ピークの高さの半分の位置におけるピーク幅の半分を意味する。図中の記号●は、図1A～1Dに示した実施例の方法で形成したシリコン層に対する測定値である。記号○は、1回の成膜工程で厚さ50nmのアモルファスシリコン層を堆積し、1回のレーザー照射工程で多結晶化する従来技術により形成したシリコン層に対する測定値である。

【0026】本実施例により形成したシリコン層の半半値幅の方が、従来技術により形成したシリコン層のそれよりも小さい。これは、実施例によるシリコン層の方が、良好な結晶性を有することを示している。

【0027】図2Bは、ホール移動度（ホール効果により測定した移動度）を、2層目のシリコン層5への照射レーザービームのエネルギー密度の関数として表す。測定試料は、図1Dに示すシリコン層3及び5にリンをイオンドーブした後、水素プラズマに晒して作製した。リンのイオンドーブは、 PH_3 と H_2 との混合比が5:95のガスプラズマを用い、加速エネルギー10keV、ドーズ量 $5 \times 10^{13} \text{cm}^{-2}$ の条件で行った。イオンドーブ後、600℃で2分間の活性化熱処理を行った。水素プラズマに晒したのは、粒内欠陥のダングリングボンドを水素原子で終端するためである。

【0028】図2Bに示すように、本実施例により形成したシリコン層の方が、従来技術により形成したものよりも、高い移動度を示す。

【0029】図2A及び2Bにおいて、特に照射レーザーのエネルギー密度が $280 \text{mJ}/\text{cm}^2$ よりも低い場合に、半半値幅と移動度の改善が著しい。これは、2回目以降のレーザー照射による多結晶化が下地の多結晶の影響を受けるために、エネルギー密度が低くても良好な多結晶膜を得ることができるためと考えられる。

【0030】本実施例による方法を用いることにより、比較的低エネルギー密度のレーザー照射でも高品質の多結晶シリコン層を得ることができる。このため、レーザー光の強度を強くすることなく、より広い領域を一度に照射することができる。

【0031】図3Aは、上記実施例で形成したシリコン層3及び5をチャネル層とした薄膜トランジスタ（TFT）のドレイン電流特性、及び電界効果移動度を示す。比較のために、従来技術により形成した多結晶シリコン層をチャネル層としたTFTのドレイン電流特性、及び電界効果移動度を図3Bに示す。図3A及び3B中の曲線 a_1 、 a_2 がドレイン電流を示し、曲線 b_1 、 b_2 が

キャリア移動度を示す。

【0032】なお、作製したTFTは、ゲート長 $10 \mu\text{m}$ 、ゲート幅 $10 \mu\text{m}$ 、ゲート絶縁膜の厚さ 120nm のpチャネルMOSFETである。

【0033】図3Aに示すように、実施例によるTFTのオフ電流は約 $1 \times 10^{-11} \text{A}$ 、電界効果移動度は約 $48 \text{cm}^2/\text{Vs}$ である。また、図3Bに示すように、従来技術によるTFTのオフ電流は約 $1 \times 10^{-9} \text{A}$ 、電界効果移動度は約 $38 \text{cm}^2/\text{Vs}$ である。このように、実施例によるTFTのオフ電流は、従来技術によるTFTのその1/100程度であり、電界効果移動度も高い。

【0034】図2A～3Bでは、図1A～1Dに示す実施例を、アモルファスシリコン層の成膜工程とレーザー照射工程とを1回ずつ行う従来技術と比較した。次に、他の従来方法で形成したシリコン層と比較する。比較する従来方法では、成膜工程とレーザー照射工程とを2回ずつ行うが、アモルファスシリコン層を多結晶化するのではなく当初から多結晶シリコン層を堆積する。

【0035】図4は、シリコン層におけるホール移動度を、2回目のレーザー照射のエネルギー密度の関数として示す。横軸はレーザーのエネルギー密度を単位 mJ/cm^2 で表し、縦軸はホール移動度を単位 cm^2/Vs で表す。図中の記号●は実施例による方法で形成したシリコン層のホール移動度を示し、記号△は従来方法により形成したシリコン層のホール移動度を示す。なお、シリコン層の合計の厚さは共に45nmである。

【0036】図4に示すように、実施例による方法で形成したシリコン層の方が、高い移動度を示している。このように、成膜当初から多結晶のシリコン層を堆積するよりも、アモルファスシリコン層を堆積した後多結晶化の方が、電気的特性の良好なシリコン層を得られる。なお、1層目ではアモルファスシリコンを多結晶化し、2層目には最初から多結晶シリコン層を堆積しても、ある程度の良好なシリコン層を得ることができるであろう。

【0037】なお、アモルファスシリコンであるか多結晶シリコンであるかの区別は、例えば以下の方法で行うことができる。X線回折による分析において、(100)面、(111)面等のピークが現れない場合は、アモルファスシリコンであるといえる。ラマン散乱による分析において、多結晶シリコンに対応する波数 520cm^{-1} 近傍にピークが現れない場合は、アモルファスシリコンであるといえる。また、波数 520cm^{-1} の位置にピークが現れる場合であっても、アモルファスシリコンに対応する波数 480cm^{-1} 近傍にもピークが現れる場合は、アモルファスシリコンを含むと考えてよいであろう。

【0038】次に、実施例により形成したシリコン層の厚さ方向の不純物濃度分布について説明する。

【0039】図5は、実施例のシリコン層形成方法における図1Cの段階、すなわち2層目のシリコン層5を堆積し、レーザ照射前の段階におけるシリコン層3及び5のSIMSによる分析結果を示す。横軸はシリコン層5の表面からの深さを単位 μm で表し、縦軸は大気成分濃度、ここでは酸素濃度を単位 cm^{-3} で表す。

【0040】深さ0.03 μm の位置に不純物濃度のピークが現れている。これは、図1Dのシリコン層3とシリコン層5との界面に対応する。1層目のシリコン層3の表面は、2層目のシリコン層5の堆積前に、レーザ照射のために大気に晒される。不純物濃度分布にピークが現れるのは、シリコン層3の表面が大気に晒されたときに、その表面に大気成分が吸着したためと考えられる。なお、2層目のシリコン層5にレーザ照射を行い多結晶化した後も、この不純物濃度のピークは消えなかった。

【0041】次に、本実施例による方法で形成したシリコン層の電気的特性が優れている理由について考察する。

【0042】図6は、本実施例による方法で形成したシリコン層の断面の透過型電子顕微鏡写真を模式的にスケッチした図である。ガラス基板1の上に SiO_2 膜2が形成され、その上に1層目の多結晶シリコン層3と2層目の多結晶シリコン層5が積層されている。2層目のシリコン層5の粒界は、1層目のシリコン層3の粒界と不連続である。

【0043】このため、図6に矢印で示すように、電流が、同一層内の粒界を横切ることなく、シリコン層3と5との界面を横切って面内方向に流れることができる。シリコン層3と5との界面の面積は、同一層内の粒界の面積よりも非常に大きい。従って、シリコン層内を電流が流れやすくなっていると考えられる。

【0044】次に、2層目のシリコン層の粒界が、1層目のシリコン層の粒界と不連続になる要因について考察する。

【0045】図7Aは、シリコン層3及び5の模式的な平面図を示し、図7Bは、図7Aの一点鎖線B7-B7における断面図を示す。図7Aにおいて、破線は1層目のシリコン層3の粒界を表し、実線は2層目のシリコン層5の粒界を表す。レーザ照射によって多結晶化した1層目のシリコン層3の表面には、少なくとも3つの粒界の交わる点7に、図7Bに示すような隆起8が現れる。

【0046】2層目のシリコン層5にレーザ照射すると、隆起8が核となって結晶化が進む。このため、図7A及び7Bに示すように、シリコン層3の粒界とシリコン層5の粒界とは不連続になる。このように、1層目のシリコン層3の粒界の交わる点に形成された隆起8を結晶成長の核とすることにより、粒界が相互に不連続な2層の多結晶シリコン層を形成することができる。

【0047】また、図1Dの工程において、レーザ照射により1層目のシリコン層3の温度が上昇することも高

品質な多結晶シリコンの成長に有利に働く。

【0048】次に、本発明の他の実施例について説明する。上記実施例では、図1Dの工程において、基板加熱することなく2回目のレーザビーム照射を行ったが、他の実施例では、レーザビーム照射時に基板加熱を行う。その他の工程は、基本的に図1A～1Dで説明した実施例の場合と同様である。

【0049】他の実施例による方法で形成した場合のシリコン層3及び5の結晶性及び電気的特性を、ラマン散乱、ホール移動度、及び紫外光反射(UV反射)を用いた吸収スペクトルにより評価した。なお、図1Dに示す2回目のレーザビーム照射時の基板温度を250℃とし、エネルギー密度を250～360 mJ/cm^2 の範囲内で変化させた。また、図1Bに示す1回目のレーザビーム照射時のエネルギー密度を280 mJ/cm^2 とした。

【0050】図8は、ラマン散乱強度のピークの半半値幅を、2層目のシリコン層5への照射レーザビームのエネルギー密度の関数として示す。横軸はエネルギー密度を単位 mJ/cm^2 で表し、縦軸は半半値幅を単位 cm^{-1} で表す。ここで、半半値幅とは、ピークの高さの半分的位置におけるピーク幅の半分を意味する。図中の記号○は、他の実施例による方法で形成したシリコン層の半半値幅を示す。記号●は、1回の成膜工程で厚さ45nmのアモルファスシリコン層を堆積し、基板を250℃に加熱して1回のレーザ照射工程で多結晶化して形成した比較例によるシリコン層の半半値幅を示す。

【0051】他の実施例により形成したシリコン層の半半値幅の方が、比較例によるシリコン層のそれよりも小さい。これは、実施例によるシリコン層の方が、良好な結晶性を有することを示している。特に、レーザビームのエネルギー密度が300 mJ/cm^2 以下の領域において、半半値幅の減少量が大きい。

【0052】図9は、ラマン散乱のシグナルピークに対応する波数を、2層目のシリコン層5への照射レーザビームのエネルギー密度の関数として示す。横軸はエネルギー密度を単位 mJ/cm^2 で表し、縦軸はシグナルピークに対応する波数を単位 cm^{-1} で表す。図中の記号○及び●は、それぞれ図8の場合と同様の他の実施例及び比較例によるシリコン層の測定値を示す。なお、単結晶シリコンのラマン散乱によるシグナルピークに対応する波数は、520.5 cm^{-1} である。

【0053】他の実施例によるシリコン層の方が、単結晶シリコンのシグナルピークに対応する波数520.5 cm^{-1} に近い。このことは、他の実施例によるシリコン層の方が、良好な結晶性を有することを示している。

【0054】図10は、紫外光の反射を利用して測定された光吸収スペクトルの吸収ピークの高さの相対値を、2層目のシリコン層5への照射レーザビームのエネルギー密度の関数として示す。横軸はエネルギー密度を単位 mJ

J/cm^2 で表し、縦軸は吸収ピークの高さを、単結晶シリコンのそれを基準とした相対値で表す。図中の記号○及び●は、それぞれ図8の場合と同様の他の実施例及び比較例によるシリコン層における測定値を示す。

【0055】他の実施例によるシリコン層の方が、単結晶シリコンに近い吸収ピーク高を示しており、良好な結晶を得られていることがわかる。なお、レーザビームのエネルギー密度を約 $305\text{mJ}/\text{cm}^2$ 以上とすると、吸収ピーク高が低下していることがわかる。このシリコン層を観察したところ、大粒径の結晶粒と微結晶粒とが混在していることがわかった。これに対し、レーザビームのエネルギー密度を約 $305\text{mJ}/\text{cm}^2$ 以下とした場合のシリコン層を観察したところ、結晶粒の大きさは、レーザビームのエネルギー密度を約 $305\text{mJ}/\text{cm}^2$ 以上とした場合の大結晶粒には及ばないが、微結晶粒は見られなかった。

【0056】レーザビームのエネルギー密度を約 $305\text{mJ}/\text{cm}^2$ 以上とした場合に吸収ピーク高が低下するのは、シリコン層内に微結晶粒が形成されるためと考えられる。このため、基板温度を 250°C として2層目のシリコン層にレーザビーム照射を行う場合には、エネルギー密度を $305\text{mJ}/\text{cm}^2$ 以下とすることが好ましい。なお、図10からわかるように、エネルギー密度が $250\text{mJ}/\text{cm}^2$ 以上の領域で、良好な結晶性を有するシリコン層が得られる。

【0057】結晶粒径を調べるために、他の実施例、及び厚さ 45nm のアモルファスシリコン層を堆積した後1回のレーザビーム照射を行った比較例によるシリコン層の表面を、重クロム酸カリウムと弗酸と水の混合液を用いてセコエッチングした後、走査型電子顕微鏡で観察した。なお、観察したシリコン層は、図1Dに示す2回目のレーザビーム照射時及び比較例における1回のレーザビーム照射時のレーザビームのエネルギー密度を $297\text{mJ}/\text{cm}^2$ としたものである。

【0058】他の実施例によるシリコン層の結晶粒径は、約 300nm 程度であった。これに対し、比較例によるシリコン層の結晶粒径は、約 100nm 程度であった。このように、他の実施例の方法により、結晶粒径の大きな多結晶シリコン層を得ることができる。

【0059】また、他の実施例によるシリコン層の断面構造を、透過型電子顕微鏡で観察したところ、図1Dに示す1層目のシリコン層3と2層目のシリコン層5との間の界面は識別不能であった。これは、図1Dに示す2回目のレーザビーム照射により、シリコン層3及び5が共に熔融し、再結晶化したためと考えられる。なお、この際の熔融は、1層目のシリコン層3内に結晶成長の核を残した不完全熔融であると考えられる。一方、シリコン層5は完全熔融すると考えられる。1層目のシリコン層3内に残った結晶成長核から結晶成長が起り、大粒径の結晶粒が得られるものと考えられる。

【0060】このため、図1Dの工程における基板温度と照射レーザビームのエネルギー密度とを、シリコン層3が不完全熔融し、シリコン層5が完全熔融する程度に調節することが好ましいと考えられる。

【0061】熔融しないで残った結晶成長核が適当な密度で分布している場合に、良好な多結晶シリコン層を得られると推測される。図10に示すように、2回目のレーザビーム照射時のエネルギー密度を高くし過ぎたときに結晶性が悪くなるのは、シリコン層3と5が共に完全熔融するためと考えられる。

【0062】比較例による方法では、レーザビームの照射前のシリコン層が全厚さにわたってアモルファス状態であるため、不完全熔融しても結晶成長核が残らない。このため、他の実施例による方法に比べて良好な多結晶シリコン層を得にくいものと考えられる。

【0063】図11は、他の実施例による方法で形成したシリコン層3及び5のSIMSによる分析結果を示す。横軸はシリコン層5の表面からの深さを単位 nm で表し、縦軸は検出された濃度を単位 cm^{-3} で表す。1層目のシリコン層3及び2層目のシリコン層5の厚さは、それぞれ約 20nm 及び 30nm である。

【0064】1層目のシリコン層3と2層目のシリコン層5との界面近傍において、O、H、及びNの濃度が高くなっている。これは、1層目のシリコン層3を堆積した後、その表面を大気に晒した時に、表面にこれらの成分が吸着したためと考えられる。図1Dの工程におけるレーザビームの照射でシリコン層5が完全熔融し、シリコン層3が不完全熔融していると考えられるが、熔融している時間が短いため、これらの大気成分不純物が十分拡散せず、界面近傍に止まっているものと考えられる。

【0065】図12は、シリコン層におけるホール移動度を、2回目のレーザ照射のエネルギー密度の関数として示す。横軸はレーザのエネルギー密度を単位 mJ/cm^2 で表し、縦軸はホール移動度を単位 cm^2/Vs で表す。図中の記号○及び●は、それぞれ図8の場合と同様の他の実施例及び比較例によるシリコン層における測定値を示す。なお、測定に用いた試料は、シリコン層に、加速エネルギー 10keV 、ドーズ量 $6 \times 10^{13}\text{cm}^{-2}$ の条件でリンイオンを注入し、 600°C で2分間の活性化熱処理を行い、その後水素プラズマに60秒間晒してダングリングボンドを不活性化させたものである。

【0066】レーザビームのエネルギー密度が $305\text{mJ}/\text{cm}^2$ 以下の領域では、他の実施例による方法で形成したシリコン層の方が、高い移動度を示している。このように、成膜とレーザ照射を2回に分けて行うことにより、電気的特性の良好なシリコン層を得ることができる。

【0067】なお、エネルギー密度が $305\text{mJ}/\text{cm}^2$ 以上の領域では、比較例の方が高いホール移動度を示している。これは、図10において考察したように、他の

実施例および比較例による方法で形成したシリコン層に大粒径の結晶粒と微結晶粒とが混在し、比較例のシリコン層の方に大きな結晶粒が形成されたと考えられる。

【0068】上記他の実施例では、図1Cの工程においてシリコン層5をアモルファス状態になる条件で堆積する場合について説明したが、多結晶状態になる条件で堆積してもよい。この場合にも、図1Dの工程において、シリコン層5が熔融すれば、上述の他の実施例の場合と同様の効果が得られるであろう。

【0069】次に、図13A～13Gを参照し、上記実施例もしくは他の実施例によるシリコン層の形成方法を適用した薄膜トランジスタについて説明する。

【0070】図13Aは、薄膜トランジスタの概略平面図を示す。ガラス基板上に、図の横方向に延在するポリシリコン膜12が配置されている。ポリシリコン膜12の長さ方向のほぼ中央部においてポリシリコン膜12と交差するゲート電極14が配置されている。ゲート電極14の一端は、図の横方向に延在するゲート線に連続している。ゲート電極14及びゲート線は、Alで形成された低抵抗部14bとその側面を取り囲む陽極酸化膜14aにより構成されている。

【0071】図13B～Gは、図13Aの一点鎖線A8～A8で示す断面における工程図を示す。

【0072】図13Bにおいて、ガラス基板11の上に、上記実施例もしくは他の実施例による方法を用いて、厚さ約40～50nmのポリシリコン層を堆積し、このポリシリコン層をパターニングしてポリシリコン膜12を形成する。ポリシリコン層のパターニングは、例えば Cl_2 系ガスをを用いたドライエッチングにより行う。

【0073】ポリシリコン膜12を覆うように基板11の全面に SiO_2 からなる厚さ約120nmのゲート絶縁膜13を堆積する。ゲート絶縁膜13の堆積は、例えば SiH_4 と N_2O を用いたPE-CVDにより行う。

【0074】ゲート絶縁膜13の上に、スパッタリングにより厚さ約350nmのAl膜を堆積する。このAl膜上に、図13Aのポリシリコン膜12と交差するゲート電極14と同一パターンを有するレジストパターン15を形成する。レジストパターン15をエッチングマスクとして、 Cl_2 系ガスをを用いたドライエッチングによりAl膜をパターニングし、レジストパターン15で覆われた領域にゲート電極14を残す。

【0075】図13Cに示すように、レジストパターン15をマスクとして用い、ゲート電極14の露出した表面を陽極酸化する。ゲート電極14の内部にAlからなる低抵抗部14bが残り、その側面に厚さ約1～2 μm の陽極酸化膜14aが形成される。陽極酸化は、シュウ酸を成分とした水溶液中で行う。陽極酸化後、レジストパターン15を除去する。

【0076】図13Dに示すように、ゲート電極14を

マスクとしてゲート絶縁膜13をエッチングし、ゲート電極14の直下のみゲート絶縁膜13aを残す。ゲート絶縁膜13のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行う。ゲート絶縁膜13aの両側にポリシリコン膜12の表面の一部が露出する。

【0077】図13Eに示すように、基板全面に P^+ イオンを注入し、レーザ照射による活性化アニールを行う。注入量は、ポリシリコン膜12のイオン注入領域のシート抵抗が約 $1\text{ k}\Omega/\square$ 以下となる量とする。ポリシリコン膜12のうち、ゲート絶縁膜13aの両側に露出した部分に n^+ 型のソース領域12S及びドレイン領域12Dが形成される。

【0078】このようにして、Alからなる低抵抗部14bと、そのソース領域12S側及びドレイン領域12D側に配置された高抵抗部14aからなるゲート電極14が形成される。

【0079】図13Fに示すように、基板全面に厚さ約30nmの SiO_2 膜と厚さ約270nmの SiN 膜がこの順番に積層された層間絶縁膜16を堆積する。 SiO_2 膜の堆積は、例えば原料ガスとして SiH_4 と N_2O を用い、成長温度を300℃としたPE-CVDにより行い、 SiN 膜の堆積は、例えば原料ガスとして SiH_4 と NH_3 を用い、成長温度を300℃としたPE-CVDにより行う。

【0080】層間絶縁膜16に、ソース領域12S及びドレイン領域12Dの各々の表面の一部を露出させるコンタクトホール17S及び17Dを形成する。 SiN 膜のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行い、 SiO_2 膜のエッチングは、例えば NH_4F と HF と H_2O を混合したバッファード弗酸を用いたウェットエッチングにより行う。

【0081】図13Gにおいて、基板全面に厚さ約50nmのTi膜と厚さ約300nmのAl膜をこの順番に積層する。この積層構造をパターニングし、ソース領域12Sに接続されたソース引出線18S及びドレイン領域12Dに接続されたドレイン引出線18Dを形成する。Ti膜及びAl膜のエッチングは、例えば塩素系ガスをを用いたドライエッチングにより行う。

【0082】このようにして、上記実施例もしくは他の実施例によるシリコン層の形成方法を適用した薄膜トランジスタを形成することができる。この薄膜トランジスタのオフ電流は、従来のものに比べて少なく、かつ電界効果移動度も大きい。

【0083】多結晶シリコン層12の厚さを30nmよりも薄くすると、ソース領域12Sと引出線18Sとの接続、及びドレイン領域12Dと引出線18Dとの接続が困難になる。また、シリコン層12の厚さを100nmよりも厚くすると、リーク電流が多くなる。このため、シリコン層12の厚さを30～100nmとすることが好ましい。

【0084】図14は、画素のスイッチング用として図13Aに示すTFTを用いた液晶表示装置のTFT基板の1画素部分の概略平面図を示す。図14の縦方向に延在する複数の信号線20と横方向に延在する複数の制御線21が格子模様を構成している。信号線20と制御線21とは、その交差箇所において層間絶縁膜により相互に絶縁されている。信号線20と制御線21との交差箇所に対応してTFT22が配置されている。

【0085】TFT22のゲート電極22Gは、対応する制御線21に連続している。TFT22のソース領域22Sは、TFT22を覆う層間絶縁膜上に形成された透明画素電極23に、コンタクトホール24Sを介して接続されている。ドレイン領域22Dは、層間絶縁膜に形成されたコンタクトホール24Dを介して、対応する信号線20に接続されている。

【0086】図13Aに示すTFTを液晶表示装置に用いることにより、TFT22のオフ電流が低減され、表示特性を改善することができる。

【0087】上記実施例では、多結晶のシリコン層を形成する場合を例に説明したが、その他の多結晶の半導体層を形成することも可能である。例えば、Ge、SiGe合金等の多結晶層の形成に適用することが可能である。

【0088】以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であらう。

【0089】

【発明の効果】以上説明したように、本発明によれば、アモルファスシリコン層の堆積とレーザ照射による多結晶化を複数回繰り返すことにより、結晶性及び電気的特性のよい多結晶シリコン層を形成することができる。

【図面の簡単な説明】

【図1】本発明の実施例による多結晶シリコン層の形成方法を説明するための基板及び積層構造の断面図である。

【図2】図2(A)及び(B)は、実施例による方法で形成したシリコン層のラマン散乱ピークの半半値幅、及びホール移動度を、照射したレーザのエネルギー密度の関数として示すグラフである。

【図3】図3(A)は、実施例による方法で形成した多結晶シリコン層を用いたTFTのドレイン電流特性及び移動度を示すグラフであり、図3(B)は、従来方法で形成した多結晶シリコン層を用いたTFTのドレイン電流特性及び移動度を示すグラフである。

【図4】実施例による方法で形成したシリコン層のホール移動度を、ポリシリコン層を堆積する従来方法で形成したシリコン層のホール移動度と対比して示すグラフである。

【図5】実施例による方法で形成した多結晶シリコン層

の厚さ方向に関する大気成分濃度分布を示すグラフである。

【図6】実施例による方法で形成したシリコン層を、グレイの分布に着目して示す断面図である。

【図7】実施例による方法で形成したシリコン層を、グレイの分布に着目して示す平面図及び断面図である。

【図8】実施例による方法で形成したシリコン層のラマン散乱ピークの半半値幅を、照射したレーザのエネルギー密度の関数として示すグラフである。

【図9】実施例による方法で形成したシリコン層のラマン散乱のシグナルピークに対応した波数を、照射したレーザのエネルギー密度の関数として示すグラフである。

【図10】実施例による方法で形成したシリコン層の紫外光の吸収ピーク高の相対値を、照射したレーザのエネルギー密度の関数として示すグラフである。

【図11】実施例による方法で形成した多結晶シリコン層の厚さ方向に関するSIMS分析結果を示すグラフである。

【図12】実施例による方法で形成したシリコン層のホール移動度を、照射したレーザのエネルギー密度の関数として示すグラフである。

【図13】図13(A)は、実施例による方法で形成したシリコン層を用いたTFTの作製方法を説明するための平面図であり、図13(B)～(G)は、図13(A)の一点鎖線A8-A8における断面に相当する各工程における断面図である。

【図14】液晶表示装置のTFT基板の1画素部分の概略平面図である。


【符号の説明】

- 1 ガラス基板
- 2 SiO₂ 膜
- 3、5 シリコン層
- 4、6 レーザ光
- 7 粒界の交点
- 8 隆起
- 11 ガラス基板
- 12 ポリシリコン膜
- 12S ソース領域
- 12D ドレイン領域
- 2B 境界領域
- 13、13a ゲート絶縁膜
- 14 ゲート電極
- 14a 陽極酸化膜、高抵抗部
- 14b 低抵抗部
- 15 レジストパターン
- 16 層間絶縁膜
- 17S、17D コンタクトホール
- 18S、18D 引出線
- 20 信号線
- 21 制御線


22 TFT
 22S ソース領域
 22D ドレイン領域

22G ゲート電極
 23 画素電極
 24S、24D コンタクトホール


【図1】




【図2】




【図4】




【図6】




【図3】




【図5】




【図7】




【図8】




【図9】




【図10】



【図11】




【図12】



【図14】

LCD



【図13】

